PUB-NO: JP363262062A

DOCUMENT-IDENTIFIER: <u>JP 63262062 A</u> TITLE: MAIN CIRCUIT OF INVERTER

PUBN-DATE: October 28, 1988

INVENTOR-INFORMATION:

NAME

COUNTRY

OKUBO, ATSUSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJI ELECTRIC CO LTD

APPL-NO: JP62094570

APPL-DATE: April 17, 1987

INT-CL (IPC): H02M 7/48

ABSTRACT:

PURPOSE: To reduce a cost by forming only a semiconductor switching element for either one arm of upper and lower arms of an inverter bridge in a high speed switching type and the other in a low speed switching type.

CONSTITUTION: An inverter main circuit uses two sets of switching elements EFT1~FET3, BPT1~BPT3 for forming upper and lower arms at the phases of the main circuit bridge, and is composed of a series circuit of it with an inverter load 3. A short period signal is applied to either one of the elements FET1~FET3, BPT1~BPT3, and a long period signal is applied to the other to obtain a predetermined pulse train. In this case, as two sets of the elements, MOS type high speed switching type transistors FET1~FET3 are corresponded to bipolar low speed switching type transistors BPT1~BPT3, the short signal is applied to a high speed side, and the long signal is applied to a low speed signal. Thus, a high speed switching type inverter is obtained.

COPYRIGHT: (C) 1988, JPO&Japio

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭63-262062

⑤Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和63年(1988)10月28日

H 02 M 7/48

F-8730-5H

審査請求 未請求 発明の数 1 (全4頁)

②特 願 昭62-94570

郊発 明 者 大 久 保 温 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

卯出 願 人 富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

砂代 理 人 弁理士 山口 巌

明 細 書

1. 発明の名称 インパータの主回路 2. 特許請求の範囲

1)直流入力を受け該直流を任意の周波数と電圧とを有する交流に変換するインパータの半導体スイッチング素子によるブリッジ構成の主回路において、前配直流入力の正極側か半導体スイッチング系子と前記インパータの負荷を側が高記2組の半導体スイッチング系子を、前記2組の高速なのの各相電流経路における前記2組を形成、それぞれ前記交流出力の基準局波形を、前の基準によりの各種により、スイッチング系子とにより構成することを特徴とするインパータの主回路。

2) 特許請求の範囲第 1 項記載のインパータ主 回路において、単相ブリッジ回路における 2 組の 上下アームが、一つの組では高速スイッチング素 子を2個直列接続してなり、別の組では低速スイッチング業子を2個直列接続してなるインパータの主回路。

8.発明の詳細な説明

〔産菜上の利用分野〕

本発明はインパータ主回路の半導体スイッチング素子の組合せ構成応関する。

〔従来の技術〕

従来のこの種のインパータ主回路としては第5 図に例示するものが知られている。第5 図は該主 回路のブリッジを構成する直流電圧スイッチング 案子として全で同一のスイッチング速度を有する トランジスタ案子を使用するものであり、1 は直 流電源、2 は単相負荷、D1~D4はフリーホイール ダイオード、BPT!とBPT*とBPT*と はトランジスタであり、前配各ダイオードD1~D4 と共に単相ブリッジ回路を構成している。

〔 発明が解決しようとする問題点〕

上記の如く従来方式のインバータ主回路構成に おいては該主回路を構成するスイッチング案子の スイッチング速度を全て同一のものとしているために、インパータ出力交流の周波数を高めるためには削記スイッチング素子全てのスイッチング速度の高速化を計る必要があり、現状極めで高価なものとなっていた。これに鑑み本発明は高速スイッチングが可能で且つ安価なインパータ主回路を提供することを目的とする。

〔問題点を解決するための手段〕

ルス列を得ることができる。本発明においては前記 本回路の2組のスイッチング案子として高速スイッチング案子と低速スイッチング案子とをそれぞれ対応させ、また前記短周期信号としてはでは、また前記短周期信号と対応させて前記を対応させて前記を開放と、更に前記長周期信号を対応させて前記低速スイッチング案子に加えて所定のパルス列を得ている。

(実施例)

以下この発明の実施例を図面により説明する。 第1図と第3図とは単相インバータに関し、第4 図は三相インバータに関しそれぞれこの発明の実 施例を示す回路図、第2図は第1図に示す回路の 動作放形図である。なお第1図と第3図と第4図 とにおいては第5図に示す従来技術の実施例の場 合と同一機能の構成要素に対しては同一の表示符 分を附している。第1図において、1は直流電源、 2は単相負荷、Di~Diはフリーホイールダイオー ド、BPT:とBPT:とはバイポーラ形の如き低速 2 組の半導体スイッチング素子を、前記ブリッジの各相毎に、それぞれ前記交流出力の基準周波信号等によりスイッチングする低速スイッチング案子とパルス巾変調用搬送波信号等によりスイッチングする高速スイッチング素子とにより構成することを特徴とするものである。

(作用)

スイッチング形トランジスタ、 FET:と FET:と はMO8形の如き高速スイッチング形トランシス タであり、該各トランジスタは前配各ダイオード Di~Diと共に単相ブリッジ回路を構成している。 従って削記直流電源1の正極側からその負極側へ 通知する電流経路はトランジスタ FBT: と単相負 荷2とトランジスタ BPT:とを経由するものとト ランジスタ BPT: と単相負荷2とトランジスタ FBT:とを経由するものとの2通りとなり、前記 トランジスタ FET:と BPT:との組合せ及びBPT: と FET:との組合せはそれぞれのスイッチング鋤 作時前配単相負荷2に対する給電に関してそれぞ れ AND 回路を構成している。第1図に示す回路 が全体としてインパータ動作を行なうように該回 路の各トランジスタに対しスイッチング信号を与 えた時の前記各トランジスタの動作被形を第2図 に示す。図イイ)~臼に示すON状態とOFF状態と はそれぞれ対応するトランジスタの導通状態とし ∞断状態を示す。図⑴,⑴,112及び臼はそれぞれ 削記トランジスタ FET:、 FET:、 BPT:及び

BPT2のON-OFF助作状態を示す。従って図 (1)と図目の組合せと図回と図(1)との組合せのそれ ぞれにおいて各組合せの共通ON期間においては 前記直流電源1から前記単相負荷2への給電が行 なわれることになり、図的に示す如く前配単相負 荷2に対し出力電圧Voが与えられる。該出力電圧 Voは第1図に示す通収経路に従って低速スイッチ ング素子BPT: 、BPT:の低速スイッチング動作 によって前記単相負荷2への印加電圧極性が交互 に反転する交流となる。なお図のと図句とはそれ ぞれパルス巾変調用搬送波信号に対する高速スイ ッチング形トランジスタ FET: とFET: との相互 にそのON-OFF期間を反転させているスイッ チング応答模様を示し、図けと図付とはそれぞれ **前記インパータ交流出力の基準周波信号に対する** 低速スイッチング形トランジスタ BPT: と BPT: との相互にそのON-OFF期間を反転させてい るスイッチング応答模様を示す。なおまた前記パ ルス巾変調用搬送波信号のパルス列の変励周期は 前記インバータ交流出力の基準周波信号の周期と

記づりゅジ構成の上側或いは下側何れか一方のスイーム構成用半導体スイッチング素子のみ高速スイッチング形とし他のアーム用素子は低速スイッチング形として、前記上下両アーム構成用半導体スイッチング素子に対する適当なアーム構ンクチングスイッチング素子を共に高速スイッチングスイッチングスイッチングであることが可能となり、半導体ングータを得ることが可能となり、半導体の大きな割合をとめる主回路用半導体スイッチング素子の大巾な価格低下を計ることができる。

4. 図面の簡単な説明

第1 図と第8 図とは単相インパータに関し、第4 図は三相インパータに関しそれぞれこの発明の実施例を示す回路図、第2 図は第1 図に示す回路の動作波形図、第5 図は従来技術の実施例を示す回路図である。

1 …直流電源、2 …単相負荷、8 …三相負荷、 BPT: ~ BPT■ …バイポーラ形トランジスタ、 等しい。次に第3図は第1図に示す回路と同一の 機能を有し従ってその動作模様も第2図に示す動 作波形図と同一となる単相インバータの主回路を 示すものであるが、第1凶と異り前記ィンパータ 主回路のブリッジの上側アームを成す 2 組のスイ ッチング案子を髙選スイッチング形トランジスタ FET:とFET:とし、同じく下側アームを成す2. 組のスイッチング案子を低速スイッチング形トラ ンジスタ BPT:とBPT:としたものであり、直旋 電顔 1 から単相負荷 2 への給電経路においてスイ ッチング状態にある高速スイッチング形トランジ スタと低速スイッチング形トランジスタとによる AND回路を形成するものである。第4図は第8 図に示すインパータ主回路のアーム構成を拡大さ せた三相インパータの主回路構成の回路図であり、 その動作模様も第2図に示す場合を基本として同 様に推定できる。

〔発明の効果〕


本発明によればインバータの半導体スイッチン グ案子によるブリッジ構成の主回路において、前

FET:~FET:…MO8形トランジスタ、D:~D: …フリーホイールダイオード。


化工人企工上 山 口




特開昭63-262062(4)




第 1 図






第 3 図



第 4 図



第 5 図